Dublin Core
Title
A radiation-tolerant, 1 GSPS switched capacitor array for a particle physics experiment
Subject
Instrumentación para física de partículas
Tolerancia a la radiación
Circuitos de adquisición de datos
Arreglo de capacitores conmutados
510
Matemática física y química
Partículas (Física nuclear) - Experimentos
Partículas (Física nuclear) - Métodos de simulación
Description
Tesis (Master of Science in Engineering)--Pontificia Universidad Católica de Chile, 2022
En la medida que los experimentos de física de partículas se han vuelto más complejos y ambiciosos durante los últimos años, con ejemplos como el Large Hadron Collider (LHC) or the Jiangmen Underground Neutrino Observatory (JUNO), estos han involucrado un mayor número de canales de detectores de partículas a ser adquiridos. Mientras que los circuitos Conversores Análogo-a-Digital (ADC) han sido la elección obvia cuando se trata de adquisición de datos, con un gran número de arquitecturas y alternativas comerciales disponibles, estos no son siempre la mejor solución en aplicaciones de señales pulsadas rápidas con un gran número de canales. Los circuitos de memoria analógica tienen la
función de “estiramiento temporal” de pulsos individuales, que pueden luego ser adquiridas por un ADC más lento, ofreciendo un mejor desempeño, eficiencia de potencia y costo reducido comparado con una adquisición en tiempo real con un ADC rápido individual. El proyecto Charge Monitoring Board (CMB) para el espectrómetro de muones del experimento ATLAS en CERN tiene la función de monitorear alrededor de 40.000 canales de detectores Thin Gap Chamber contra variaciones en su nivel base, que se espera que ocurran en la actualización de alta luminosidad del LHC. Esta tesis presenta el diseño e implementación de una nueva topología de un circuito integrado de memoria analógica de arreglo de capacitores conmutados (SCA) como un dispositivo de adquisición para las CMBs, propuesta con una alternativa de baja potencia a soluciones comerciales como el chip DRS4. Simulaciones de la implementación muestran resultados prometedores con respecto a la tasa de muestreo y el consumo de potencia, y entregan una buena intuición sobre posibles optimizaciones sobre excursión de voltaje y resolución para un diseño futuro.
función de “estiramiento temporal” de pulsos individuales, que pueden luego ser adquiridas por un ADC más lento, ofreciendo un mejor desempeño, eficiencia de potencia y costo reducido comparado con una adquisición en tiempo real con un ADC rápido individual. El proyecto Charge Monitoring Board (CMB) para el espectrómetro de muones del experimento ATLAS en CERN tiene la función de monitorear alrededor de 40.000 canales de detectores Thin Gap Chamber contra variaciones en su nivel base, que se espera que ocurran en la actualización de alta luminosidad del LHC. Esta tesis presenta el diseño e implementación de una nueva topología de un circuito integrado de memoria analógica de arreglo de capacitores conmutados (SCA) como un dispositivo de adquisición para las CMBs, propuesta con una alternativa de baja potencia a soluciones comerciales como el chip DRS4. Simulaciones de la implementación muestran resultados prometedores con respecto a la tasa de muestreo y el consumo de potencia, y entregan una buena intuición sobre posibles optimizaciones sobre excursión de voltaje y resolución para un diseño futuro.
Creator
Campeny, Agustín
Date
2022-09-07T16:49:53Z
2022-09-07T16:49:53Z
2022
Contributor
Abusleme Hoffman, Ángel Christian
Kuleshov, Sergey
Pontificia Universidad Católica de Chile. Escuela de Ingeniería
Rights
acceso abierto
Format
xiii, 92 páginas
application/pdf
Language
en
Type
tesis de maestría
Identifier
10.7764/tesisUC/ING/64729
https://doi.org/10.7764/tesisUC/ING/64729
https://repositorio.uc.cl/handle/11534/64729