Dublin Core
Title
A blind calibration scheme for switched-capacitor pipeline analog-to-digital converters.
Subject
621.3815322
Ingeniería
Convertidores de corriente eléctrica
Sistemas eléctricos de potencia
Circuitos integrados digitales
Description
Tesis (Master of Science in Engineering)--Pontificia Universidad Católica de Chile, 2020
Este trabajo presenta un nuevo esquema de calibración para conversores de datos análogoa-
digital (ADC). La calibración en foreground está diseñada para auto-calibrar un ADC pipeline
de capacitores conmutados. La calibración estima los parámetros eléctricos del ADC; los capacitores
de las etapas pipeline, referencias de voltaje y pérdida de carga debido a ganancia finita de
los amplificadores. La estimación es usada para compensar digitalmente errores en la conversión
durante la operación normal del ADC. Para realizar la estimación de parámetros, el algoritmo de
calibración se basa en la instanciación de conversores ΔΕ en la interfaz entre etapas pipeline reorganizando
los componentes eléctricos de las etapas pipeline. Diferentes configuraciones pueden
ser probadas usando señales de entrada auto-generadas, lo que permite al algoritmo inferir los
parámetros eléctricos subyacentes.
La calibración es realizada por la misma circuitería que opera durante el funcionamiento
normal del conversor y no requiere de un circuito o voltaje que actúe como tierra real. Sin
embargo depende de los voltajes the threshold de los sub-ADCs de las etapas pipeline, haciéndolo
inadecuado para ciruitos donde el error de los sub-ADCs es dominante. El comportamiento de un
número de ADCs de 10 bits con una ENOB de 6.3 bits fue simulado y una mejora en resolución
entre 2.5 bits para el mejor caso y 1 bit para el peor fue observada.
digital (ADC). La calibración en foreground está diseñada para auto-calibrar un ADC pipeline
de capacitores conmutados. La calibración estima los parámetros eléctricos del ADC; los capacitores
de las etapas pipeline, referencias de voltaje y pérdida de carga debido a ganancia finita de
los amplificadores. La estimación es usada para compensar digitalmente errores en la conversión
durante la operación normal del ADC. Para realizar la estimación de parámetros, el algoritmo de
calibración se basa en la instanciación de conversores ΔΕ en la interfaz entre etapas pipeline reorganizando
los componentes eléctricos de las etapas pipeline. Diferentes configuraciones pueden
ser probadas usando señales de entrada auto-generadas, lo que permite al algoritmo inferir los
parámetros eléctricos subyacentes.
La calibración es realizada por la misma circuitería que opera durante el funcionamiento
normal del conversor y no requiere de un circuito o voltaje que actúe como tierra real. Sin
embargo depende de los voltajes the threshold de los sub-ADCs de las etapas pipeline, haciéndolo
inadecuado para ciruitos donde el error de los sub-ADCs es dominante. El comportamiento de un
número de ADCs de 10 bits con una ENOB de 6.3 bits fue simulado y una mejora en resolución
entre 2.5 bits para el mejor caso y 1 bit para el peor fue observada.
Creator
Bozzo Jiménez, Juan Andrés
Date
2020-03-30T16:39:42Z
2020-03-30T16:39:42Z
2020
Contributor
Abusleme Hoffman, Ángel Christian
Pontificia Universidad Católica de Chile. Escuela de Ingeniería
Rights
acceso abierto
Format
xii, 62 páginas
application/pdf
Language
en
Type
tesis de maestría
Identifier
10.7764/tesisUC/ING/28644
https://doi.org/10.7764/tesisUC/ING/28644
https://repositorio.uc.cl/handle/11534/28644